5/0 10/200,136 aut unit 庁 2811

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 5月26日

出 願 番 号 Application Number:

人

特願2003-147447

[ST. 10/C]:

[J P 2 0 0 3 - 1 4 7 4 4 7]

出 願 Applicant(s):

カシオ計算機株式会社

2003年 9月25日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

03-0154-00

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/60

H01L 21/301

【発明者】

【住所又は居所】

東京都青梅市今井3丁目10番地6

カシオ計算機株式会社青梅事業所内

【氏名】

松崎 富夫

【特許出願人】

【識別番号】

000001443

【氏名又は名称】 カシオ計算機株式会社

【代理人】

【識別番号】

100073221

【弁理士】

【氏名又は名称】

花輪 義男

【手数料の表示】

【予納台帳番号】

057277

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0015435

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 上面に接続パッドが設けられた半導体基板上に絶縁膜を介して再配線が前記接続パッドに接続されて設けられた半導体装置において、前記再配線を含む前記絶縁膜の上面に、前記再配線の接続パッド部に対応する部分に開口部を有する、前記絶縁膜と同一の材料からなる上層絶縁膜が設けられていることを特徴とする半導体装置。

【請求項2】 請求項1に記載の発明において、前記再配線は前記絶縁膜の 上面に設けられた凹部内に設けられていることを特徴とする半導体装置。

【請求項3】 請求項1に記載の発明において、前記再配線は前記絶縁膜の ほぼ平坦な上面に設けられていることを特徴とする半導体装置。

【請求項4】 請求項1に記載の発明において、前記再配線の接続パッド部上に柱状電極が前記上層絶縁膜上に突出されて設けられ、前記柱状電極の周囲における前記上層絶縁膜の上面に封止膜が設けられていることを特徴とする半導体装置。

【請求項5】 請求項4に記載の発明において、前記柱状電極は前記封止膜上に突出されていることを特徴とする半導体装置。

【請求項6】 請求項4に記載の発明において、前記柱状電極の上面は前記 封止膜の上面と面一となっていることを特徴とする半導体装置。

【請求項7】 請求項4に記載の発明において、前記再配線の前記接続パッドに接続された部分に、前記半導体基板の端面まで延びる接続線が接続されていることを特徴とする半導体装置。

【請求項8】 上面に接続パッドが設けられた半導体基板上に、前記接続パッドに対応する部分に開口部を有する絶縁膜を形成する工程と、

前記絶縁膜の上面に再配線を前記開口部を介して前記接続パッドに接続させて形成する工程と、

前記再配線を含む前記絶縁膜の上面に、前記再配線の接続パッド部に対応する 部分に開口部を有する、前記絶縁膜と同一の材料からなる上層絶縁膜を形成する 工程とを有することを特徴とする半導体装置の製造方法。

【請求項9】 請求項9に記載の発明において、前記再配線を、前記絶縁膜の上面に設けられた凹部内に形成することを特徴とする半導体装置の製造方法。

【請求項10】 請求項9に記載の発明において、前記再配線を、前記絶縁膜のほぼ平坦な上面に形成することを特徴とする半導体装置の製造方法。

【請求項11】 請求項9に記載の発明において、前記半導体基板はウエハ 状態の半導体基板であり、前記再配線の前記接続パッドに接続された部分を前記 絶縁膜上のダイシングストリートに対応する領域に形成した補助配線により接続 し、前記補助配線をメッキ電流路とした電解メッキにより前記再配線の接続パッ ド部上に柱状電極を前記上層絶縁膜上に突出するように形成し、前記柱状電極の 周囲における前記上層絶縁膜の上面に封止膜を形成し、この後、前記ウエハ状態 の半導体基板をダイシングストリートに沿ってダイシングすることを特徴とする 半導体装置の製造方法。

【請求項12】 請求項12に記載の発明において、前記封止膜を当初前記柱状電極の上面を覆うように形成し、次いで前記封止膜の上面側を研磨することにより前記柱状電極の上面を露出させることを特徴とする半導体装置の製造方法

【請求項13】 請求項13に記載の発明において、露出された前記柱状電極上に、前記補助配線をメッキ電流路とした電解メッキにより上部柱状電極を形成することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、再配線を有する半導体装置およびその製造方法に関する。

[0002]

【従来の技術】

従来の半導体装置には、CSP(chip size package)と呼ばれるもので、上面に接続パッドを有する半導体基板上に絶縁膜を介して銅からなる再配線を前記接続パッドに接続させて設け、前記再配線の接続パッド部上に銅からなる柱状電極

を設け、前記再配線を含む前記絶縁膜上に封止膜をその上面が前記柱状電極の上面と面一となるように設けたものがある(例えば、特許文献 1 参照)。

[0003]

【特許文献1】

特開2001-135747号公報

[0004]

【発明が解決しようとする課題】

ところで、上記従来の半導体装置では、封止膜下に再配線を設けているので、 使用環境中の水分が封止膜に浸透すると、プラス電圧が印加されている再配線から溶け出した銅イオンが封止膜と絶縁膜との界面を移動してマイナス電圧が印加されている再配線あるいは柱状電極に析出し、いわゆるイオンマイグレーションによるショートが発生することがあるという問題があった。

そこで、この発明は、いわゆるイオンマイグレーションによるショートが発生 しにくいようにすることができる半導体装置およびその製造方法を提供すること を目的とする。

[0005]

【課題を解決するための手段】

請求項1に記載の発明は、上面に接続パッドが設けられた半導体基板上に絶縁膜を介して再配線が前記接続パッドに接続されて設けられた半導体装置において、前記再配線を含む前記絶縁膜の上面に、前記再配線の接続パッド部に対応する部分に開口部を有する、前記絶縁膜と同一の材料からなる上層絶縁膜が設けられていることを特徴とするものである。

請求項2に記載の発明は、請求項1に記載の発明において、前記再配線は前記 絶縁膜の上面に設けられた凹部内に設けられていることを特徴とするものである

請求項3に記載の発明は、請求項1に記載の発明において、前記再配線は前記 絶縁膜のほぼ平坦な上面に設けられていることを特徴とするものである。

請求項4に記載の発明は、請求項1に記載の発明において、前記再配線の接続 パッド部上に柱状電極が前記上層絶縁膜上に突出されて設けられ、前記柱状電極 の周囲における前記上層絶縁膜の上面に封止膜が設けられていることを特徴とするものである。

請求項5に記載の発明は、請求項4に記載の発明において、前記柱状電極は前 記封止膜上に突出されていることを特徴とするものである。

請求項6に記載の発明は、請求項4に記載の発明において、前記柱状電極の上面は前記封止膜の上面と面一となっていることを特徴とするものである。

請求項7に記載の発明は、請求項4に記載の発明において、前記再配線の前記接続パッドに接続された部分に、前記半導体基板の端面まで延びる接続線が接続されていることを特徴とするものである。

請求項8に記載の発明は、上面に接続パッドが設けられた半導体基板上に、前記接続パッドに対応する部分に開口部を有する絶縁膜を形成する工程と、前記絶縁膜の上面に再配線を前記開口部を介して前記接続パッドに接続させて形成する工程と、前記再配線を含む前記絶縁膜の上面に、前記再配線の接続パッド部に対応する部分に開口部を有する、前記絶縁膜と同一の材料からなる上層絶縁膜を形成する工程とを有することを特徴とするものである。

請求項10に記載の発明は、請求項9に記載の発明において、前記再配線を、 前記絶縁膜の上面に設けられた凹部内に形成することを特徴とするものである。

請求項11に記載の発明は、請求項9に記載の発明において、前記再配線を、 前記絶縁膜のほぼ平坦な上面に形成することを特徴とするものである。

請求項12に記載の発明は、請求項9に記載の発明において、前記半導体基板はウエハ状態の半導体基板であり、前記再配線の前記接続パッドに接続された部分を前記絶縁膜上のダイシングストリートに対応する領域に形成した補助配線により接続し、前記補助配線をメッキ電流路とした電解メッキにより前記再配線の接続パッド部上に柱状電極を前記上層絶縁膜上に突出するように形成し、前記柱状電極の周囲における前記上層絶縁膜の上面に封止膜を形成し、この後、前記ウエハ状態の半導体基板をダイシングストリートに沿ってダイシングすることを特徴とするものである。

請求項13に記載の発明は、請求項12に記載の発明において、前記封止膜を 当初前記柱状電極の上面を覆うように形成し、次いで前記封止膜の上面側を研磨 することにより前記柱状電極の上面を露出させることを特徴とするものである。

請求項14に記載の発明は、請求項13に記載の発明において、露出された前記柱状電極上に、前記補助配線をメッキ電流路とした電解メッキにより上部柱状電極を形成することを特徴とするものである。

そして、この発明によれば、絶縁膜の上面に設けられた再配線の接続パッド部を除く部分が、絶縁膜と同一の材料からなる上層絶縁膜によって覆われることにより、いわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。

[0006]

【発明の実施の形態】

(第1実施形態)

図1はこの発明の第1実施形態としての半導体装置の断面図を示したものである。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面中央部には集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属からなる複数の接続パッド2が集積回路に接続されて設けられている。接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコンや窒化シリコンからなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。

[0007]

絶縁膜3の上面にはポリイミドからなる下層保護膜(絶縁膜)5が設けられている。下層保護膜5の絶縁膜3の開口部4に対応する部分には開口部6が設けられている。下層保護膜5の上面の再配線形成領域には凹部7が設けられている。凹部7は開口部6に連通されている。両開口部4、6を介して露出された接続パッド2の上面から下層保護膜5の凹部7内にかけて下地金属層8および再配線9が設けられている。この場合、下地金属層8は、詳細には図示していないが、下から順に、チタン層と銅層との2層構造となっている。再配線9は銅層のみからなっている。また、再配線9および下地金属層8は下層保護膜5上にやや突出されている。

[0008]

接続パッド2の近傍における下層保護膜5の上面には、下地金属層8に接続された接続線10がシリコン基板1の端面まで延びて設けられている。再配線9の接続パッド部上面には銅からなる下部柱状電極11および上部柱状電極12が設けられている。再配線9、下地金属層8および接続線10を含む下層保護膜5の上面にはポリイミドからなる上層保護膜(絶縁膜)13およびエポキシ系樹脂からなる封止膜14が設けられている。この場合、封止膜14の上面は下部柱状電極11の上面と面一となっている。したがって、下部柱状電極11は上層保護膜13上に突出されている。また、上部柱状電極12のすべては封止膜14上に突出されている。

[0009]

次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(半導体基板)1の上面にアルミニウム系金属からなる接続パッド2が形成され、その上面の接続パッド2の中央部を除く部分に酸化シリコンや窒化シリコンからなる絶縁膜3が形成され、接続パッド2の中央部が絶縁膜3に形成された開口部4を介して露出されたものを用意する。なお、図2において符号21で示す領域は、ダイシングストリートに対応する領域である。

$[0\ 0\ 1\ 0]$

次に、図3に示すように、開口部4を介して露出された接続パッド2の上面を含む絶縁膜3の上面全体にポリイミドからなる下層保護膜5をスピンコート法などによりその上面がほぼ平坦となるように形成する。次に、下層保護膜5の上面において凹部7(つまり再配線9)形成領域以外の領域にレジスト膜22を形成する。次に、レジスト膜22をマスクとして下層保護膜5をハーフエッチングすると、図4に示すように、レジスト膜22下以外の領域における下層保護膜5の上面に凹部7が形成される。次に、レジスト膜22を剥離する。

[0011]

次に、図5に示すように、下層保護膜5の上面にレジスト膜23をパターン形成する。この場合、絶縁膜3の開口部4に対応する部分におけるレジスト膜23 には開口部24が形成されている。次に、レジスト膜23をマスクとして下層保 護膜5をエッチングすると、図6に示すように、レジスト膜23の開口部24に 対応する部分つまり絶縁膜3の開口部4に対応する部分における下層保護膜5に 開口部6が形成される。次に、レジスト膜23を剥離する。

[0012]

次に、図7に示すように、両開口部4、6を介して露出された接続パッド2の 上面を含む下層保護膜5の上面全体に下地金属層8を形成する。この場合、下地 金属層8は、詳細には図示していないが、スパッタにより形成されたチタン層上 にスパッタにより銅層を形成したものである。なお、下地金属層8は、無電解メ ッキにより形成された銅層のみであってもよい。

[0013]

次に、下地金属層 8 の上面にレジスト膜 2 5 をパターン形成する。この場合、 再配線 9 形成領域に対応する部分におけるレジスト膜 2 5 には開口部 2 6 が形成 されている。すなわち、開口部 2 6 の縁部は、凹部 7 内に形成された下地金属層 8 の内壁面と一致している。次に、下地金属層 8 をメッキ電流路とした銅の電解 メッキを行うと、レジスト膜 2 5 の開口部 2 6 内の下地金属層 8 の上面に再配線 9 が形成される。この場合、再配線 9 の上面は下地金属層 8 の上面とほぼ面一と なるようにする。次に、レジスト膜 2 5 を剥離する。

[0014]

次に、図8に示すように、再配線9を含む下地金属層8の上面にレジスト膜27をパターン形成する。この場合、図8に示す場合の一部の平面図である図9に示すように、レジスト膜27は、再配線9およびその周囲における下地金属層8上に形成された再配線上部27aと、一点鎖線で示すダイシングストリート21に対応する領域に形成された格子状部27bと、再配線上部27aの接続パッド2の上部に形成された部分と格子状部27bとを接続する接続部27cとを有するパターンからなっている。また、再配線上部27aの縁部は、図8に示すように、凹部7の内壁面と一致している。

[0015]

次に、レジスト膜27をマスクとして下地金属層8の不要な部分をエッチング して除去し、次いでレジスト膜27を剥離すると、図10および図11に示すよ うになる。すなわち、再配線9は露出され、その下面および側面に下地金属層8が形成されている。また、一点鎖線で示すダイシングストリート21に対応する領域に格子状の補助配線28が形成されている。さらに、補助配線28と下地金属層8との間に接続線10が形成されている。

[0016]

次に、図12に示すように、再配線9、下地金属層8、接続線10および補助配線28を含む下層保護膜5の上面全体に、下層保護膜5と同一の材料であるポリイミドからなる上層保護膜13をスピンコート法などによりその上面がほぼ平坦となるように形成する。次に、上層保護膜13の上面にレジスト膜29をパターン形成する。この場合、再配線9の接続パッド部に対応する部分におけるレジスト膜29には開口部30が形成されている。

[0017]

次に、レジスト膜29をマスクとして上層保護膜13をエッチングすると、図13に示すように、レジスト膜29の開口部30に対応する部分つまり再配線9の接続パッド部に対応する部分における上層保護膜13に開口部31が形成される。次に、図14に示すように、補助配線28をメッキ電流路とした銅の電解メッキを行うと、レジスト膜29および上層保護膜13の開口部30、31内の再配線9の接続パッド部上面に下部柱状電極11が形成される。次に、レジスト膜29を剥離する。

[0018]

次に、図15に示すように、下部柱状電極11、再配線9、下地金属層8、接続線10および補助配線28を含む上層保護膜13の上面全体にエポキシ系樹脂からなる封止膜14をその厚さが下部柱状電極11の高さよりもやや厚くなるように形成する。したがって、この状態では、下部柱状電極11の上面は封止膜14によって覆われている。次に、封止膜14および下部柱状電極11の上面側を適宜に研磨することにより、図16に示すように、下部柱状電極11の上面を露出させるとともに、下部柱状電極11の上面を含む封止膜14の上面を平坦化する。

[0019]

次に、図17に示すように、封止膜14の上面にレジスト膜32をパターン形成する。この場合、下部柱状電極11の上面に対応する部分におけるレジスト膜32には開口部33が形成されている。次に、補助配線28をメッキ電流路とした銅の電解メッキを行うと、レジスト膜32の開口部33内の下部柱状電極11の上面に上部柱状電極12が形成される。次に、レジスト膜32および上部柱状電極12の上面側を適宜に研磨することにより、図18に示すように、上部柱状電極12の上面を含むレジスト膜32の上面を平坦化する。

[0020]

次に、レジスト膜32を剥離すると、図19に示すように、上部柱状電極12のすべてが封止膜14上に露出(突出)される。次に、ウエハ状態のシリコン基板1をダイシングストリート21に沿ってダイシングすると、図1に示す半導体装置が複数個得られる。この場合、ウエハ状態のシリコン基板1をダイシングストリート21に沿ってダイシングオストリート21に対応する領域に形成された補助配線28および接続線10が除去されるため、再配線9が互いに非短絡状態となる。

[0021]

このようにして得られた半導体装置では、下層保護膜5の上面に設けられた凹部7内に設けられた再配線9の接続パッド部を除く部分が、下層保護膜5と同一の材料からなる上層保護膜13によって覆われているので、使用環境中の水分が封止膜14に浸透しても、この浸透した水分が上層保護膜13の上面によってそれ以上の浸透を阻止され、これにより再配線9間および再配線9と下部柱状電極11との間にいわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。

[0022]

ところで、図1では、図示の都合上、下部柱状電極11と上部柱状電極12と をその間に記入した実線で分けているが、実際には、両柱状電極11、12を銅 の電解メッキによって形成しているため、その間に両者を分ける界面は存在しな い。したがって、実際には、再配線9の接続パッド部上面に形成された1本の柱 状電極の上部が封止膜14上に突出されている。この結果、図1に示す半導体装 置を回路基板(図示せず)上に実装した状態において、シリコン基板1と回路基板との間の熱膨張係数差に起因して発生する応力を、特に、封止膜14上に突出された柱状電極によって緩和することができる。

[0023]

(第1実施形態の製造方法の他の例)

上記製造方法では、図10に示すように、下地金属層8の不要な部分を除去し、次いで図13に示すように、上層保護膜13を形成し、次いで図14に示すように、下部柱状電極12を形成しているが、これに限定されるものではない。例えば、図7に示す再配線9形成工程後に、まず、図20に示すように、再配線9を含む下地金属層8の上面にレジスト膜41をパターン形成する。この場合、再配線9の接続パッド部に対応する部分におけるレジスト膜41には開口部42が形成されている。次に、下地金属層8をメッキ電流路とした銅の電解メッキを行うと、レジスト膜41の開口部42内の再配線9の接続パッド部上面に下部柱状電極11が形成される。次に、レジスト膜41を剥離する。

[0024]

次に、図21に示すように、再配線9を含む下地金属層8の上面において下部柱状電極11形成領域を除く領域にレジスト膜43をパターン形成する。この場合、下部柱状電極11を含むレジスト膜43は、図8および図9に示すレジスト膜27と同じパターンとなっている。次に、下部柱状電極11を含むレジスト膜43をマスクとして下地金属層8の不要な部分をエッチングして除去し、次いでレジスト膜43を剥離する。次に、図22に示すように、再配線9などを含む下層保護膜5の上面において下部柱状電極11形成領域を除く領域に上層保護膜13をスピンコート法などによりその上面がほぼ平坦となるように形成する。この後、図15~図19に示す工程を経ると、図1に示す半導体装置が複数個得られる。

[0025]

(第2実施形態)

図7に示す再配線9形成工程において、銅の電解メッキにより形成する再配線 9の上面が下層保護膜5の上面とほぼ面一となるようにした場合には、図23に 示すこの発明の第2実施形態としての半導体装置が得られる。この場合、再配線 9の周囲における下地金属層8の上面を再配線9の上面とほぼ面一となるように することもできる。

[0026]

(第3実施形態)

図3に示す凹部7形成工程において、ダイシングストリート21およびその近傍に対応する領域における下層保護膜5の上面にレジスト膜22を形成しない場合には、図4に示す状態では、ダイシングストリート21およびその近傍に対応する領域における下層保護膜5の上面にも凹部7が形成される。したがって、このようにした場合には、図24に示すこの発明の第3実施形態のように、シリコン基板1の端面近傍に形成された凹部7内に下地金属層10aとメッキ銅層10bとからなる2層構造の接続線10が形成される。この場合、ダイシングストリートに形成される補助配線も同様の2層構造となる。

[0027]

(第4実施形態)

図25はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と大きく異なる点は、下層保護膜5の上面に凹部7を形成せず、下層保護膜5の上面をほぼ平坦とした点である。このようにした場合でも、再配線9の接続パッド部以外の部分は上層保護膜13によって覆われているため、再配線9間および再配線9と下部柱状電極11との間にいわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。

[0028]

(第5実施形態)

図26はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と異なる点は、柱状電極11Aの高さを両柱状電極11、12の合計高さとし、封止膜14Aの上面を柱状電極11Aの上面と面一とした点である。

[0029]

ここで、図1に示す半導体装置を図26に示す半導体装置と比較すると、封止膜14の厚さを上部柱状電極12の高さの分だけ薄くし、上部柱状電極12を封止膜14上に突出させているので、シリコン基板1と回路基板との間の熱膨張係数差に起因して発生する応力をより一層緩和することができる。一方、封止膜14の厚さを上部柱状電極12の高さの分だけ薄くすると、図26に示す半導体装置と比較して、使用環境中の水分が封止膜14下に浸透しやすくなるが、上層保護膜13の上面によってそれ以上の浸透を阻止することができるため、いわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる

[0030]

さらに、封止膜 14 の厚さを上部柱状電極 12 の高さの分だけ薄くした場合には、図 26 に示す半導体装置と比較して、ウエハ状態のシリコン基板 1 の反りを低減することもできる。一例として、図 1 に示す半導体装置において、下層保護膜 5 の厚さを 10 μ m程度とし、上層保護膜 13 の厚さを 4 μ m程度とし、凹部 7 の深さを 6 μ m程度とし、両柱状電極 11、12 の合計高さを 100 μ m程度とする。この場合、封止膜 14 の厚さは、上部柱状電極 12 の高さによって決まる。

[0031]

そして、ウエハ状態のシリコン基板 1 が 8 型でその直径が約 2 0 . 3 2 mmであって、上部柱状電極 1 2 の高さを 0 μ m(つまり図 2 6 に示す半導体装置の場合と同じ)とした場合には、ウエハ状態のシリコン基板 1 の反りは 1 mm程度であった。これに対し、上部柱状電極 1 2 の高さを 2 2 . 5 μ m、4 5 μ mとした場合には、ウエハ状態のシリコン基板 1 の反りは 0 . 7 mm程度、0 . 5 mm程度であった。このように、ウエハ状態のシリコン基板 1 の反りを低減することができるため、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。

[0032]

【発明の効果】

以上説明したように、この発明によれば、絶縁膜の上面に設けられた再配線の

接続パッド部を除く部分が、絶縁膜と同一の材料からなる上層絶縁膜によって覆われることにより、いわゆるイオンマイグレーションによるショートが発生しに くいようにすることができる。

【図面の簡単な説明】

図1

この発明の第1実施形態としての半導体装置の断面図。

【図2】

図1に示す半導体装置の製造に際し、当初の工程の断面図。

【図3】

図2に続く工程の断面図。

【図4】

図3に続く工程の断面図。

【図5】

図4に続く工程の断面図。

図6】

図5に続く工程の断面図。

【図7】

図6に続く工程の断面図。

【図8】

図7に続く工程の断面図。

【図9】

図8に続く工程の断面図。

【図10】

図9に続く工程の断面図。

【図11】

図10に続く工程の断面図。

【図12】

図11に続く工程の断面図。

【図13】

図12に続く工程の断面図。

【図14】

図13に続く工程の断面図。

【図15】

図14に続く工程の断面図。

【図16】

図15に続く工程の断面図。

【図17】

図16に続く工程の断面図。

【図18】

図17に続く工程の断面図。

【図19】

図18に続く工程の断面図。

【図20】

図1に示す半導体装置の他の製造方法を説明するために示す所定の工程の断面 図。

【図21】

図20に続く工程の断面図。

【図22】

図21に続く工程の断面図。

【図23】

この発明の第2実施形態としての半導体装置の断面図。

【図24】

この発明の第3実施形態としての半導体装置の断面図。

【図25】

この発明の第4実施形態としての半導体装置の断面図。

【図26】

この発明の第5実施形態としての半導体装置の断面図。


【符号の説明】

- 1 シリコン基板
- 2 接続パッド
- 3 絶縁膜
- 4 開口部
- 5 下層保護膜
- 6 開口部
- 7 凹部
- 8 下地金属層
- 9 再配線
- 10 接続線
- 11 下部柱状電極
- 12 上部柱状電極
- 13 上部保護膜
- 1 4 封止膜
- 28 補助配線


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】



【図12】




【図13】






【図14】






【図15】






【図16】






【図17】




【図18】







【図19】




【図20】




【図21】




【図22】




【図23】




【図24】



【図25】



【図26】



【書類名】

要約書

【要約】

【課題】 CSPと呼ばれる半導体装置において、再配線間でいわゆるイオンマイグレーションによるショートが発生しにくいようにする。

【解決手段】 酸化シリコンからなる絶縁膜3の上面にはポリイミドからなる下層保護膜5が設けられている。下層保護膜5の上面に設けられた凹部7内には銅からなる再配線9が設けられている。再配線9の接続パッド部上面には銅からなる下部柱状電極11および上部柱状電極12が設けられている。再配線9を含む下層保護膜5の上面にはポリイミドからなる上層保護膜13およびエポキシ系樹脂からなる封止膜14が設けられている。そして、再配線9が上層保護膜13で覆われていることにより、再配線9間にいわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。

【選択図】 図1

認定・付加情報

特許出願の番号 特願2003-147447

受付番号 50300866674

書類名 特許願

担当官 第五担当上席 0094

作成日 平成15年 6月 3日

<認定情報・付加情報>

【提出日】 平成15年 5月26日

特願2003-147447

出願人履歴情報

識別番号

[000001443]

1. 変更年月日 [変更理由]

1998年 1月 9日 住所変更

住 所

東京都渋谷区本町1丁目6番2号

氏 名

カシオ計算機株式会社